과목명 Digital System Design and Lab(디지털시스템 설계및 실험), 2006년 봄학기 후기 0 추천 0
과목명설명 Verilog-HDL을 이용한 디지털 시스템 설계에 대하여 익힌다. Verilog-HDL의 문법 및 여러 가지 기능들에 대하여 배우고, 여러 가지 디지털 기능 블록을 Velilog-HLD로 설계한다. 이를 ModelSim Simulator를 이용하여 검증하는 방법을 익힌다. Xilinx FPGA를 target으로 하여 논리게이트로 합성한 후 그 결과를 실제 FPGA board를 이용하여 재검증함으로써, 디지털 시스템 설계의 전 과정을 실습해 보도록 한다.
학교명 이화여자대학교 소속명 공과대학 정보통신공학부
강의연도 2006 주제 전자통신학
언어 영어 국가 국내
저자 이승준